eos失效分析是一門新興發(fā)展中的學(xué)科，近年開(kāi)始從軍工到普通企業(yè)普及。在提高產(chǎn)品質(zhì)量，技術(shù)開(kāi)發(fā)、改進(jìn)，產(chǎn)品修復(fù)及仲裁失效事故等方面具有很強(qiáng)的實(shí)際意義，是根據(jù)失效模式和現(xiàn)象，通過(guò)分析和驗(yàn)證，模擬重現(xiàn)失效的現(xiàn)象，找出失效的原因，挖掘出失效的機(jī)理的活動(dòng)。

　　為了研究電過(guò)應(yīng)力對(duì)功率MOSFET可靠性的影響,分別對(duì)含有焊料空洞、柵極開(kāi)路和芯片裂紋缺陷的器件進(jìn)行失效分析與可靠性研究.利用有限元分析、電路模擬及可靠性加速實(shí)驗(yàn),確定了器件發(fā)生EOS失效的根本原因。并通過(guò)優(yōu)化芯片焊接溫度-時(shí)間曲線和利用開(kāi)式感應(yīng)負(fù)載測(cè)試方法,比較了工藝優(yōu)化前、后器件抗EOS的能力,結(jié)果表明優(yōu)化后器件的焊料空洞含量顯著減少,抗EOS能力得到明顯提高.。

　　eos失效分析的相關(guān)內(nèi)容擴(kuò)展：

　　1、引起EOS原因

　　電源AC/DC干擾，電源雜訊，過(guò)電壓

　　測(cè)試程序切換（熱切換）導(dǎo)致瞬變電流/峰值/低頻干擾。其時(shí)間微秒級(jí)別或ns，與ESD損壞類似

　　閃電雷擊

　　測(cè)試程序開(kāi)關(guān)引起的瞬態(tài)脈沖毛刺等

　　其他設(shè)備的脈沖干擾

　　工作流程不合理

　　接地點(diǎn)反跳：接地點(diǎn)不夠?qū)е码娏骺焖俎D(zhuǎn)換引起高電壓。

　　2、失效描述

　　Ms擊穿失效，一般擊穿點(diǎn)位于芯片中間位置

　　Us擊穿失效，擊穿點(diǎn)隨機(jī)

　　雪崩擊穿

　　超過(guò)安全工作區(qū)域，開(kāi)啟時(shí)柵壓不足，關(guān)斷時(shí)VDS較大

　　eos失效分析機(jī)制是導(dǎo)致零件、元器件和材料失效的物理或化學(xué)過(guò)程。此過(guò)程的誘發(fā)因素有內(nèi)部的和外部的。在研究失效機(jī)制時(shí)，通常先從外部誘發(fā)因素和失效表現(xiàn)形式入手，進(jìn)而再研究較隱蔽的內(nèi)在因素。在研究批量性失效規(guī)律時(shí)，常用數(shù)理統(tǒng)計(jì)方法，構(gòu)成表示失效機(jī)制、失效方式或失效部位與失效頻度、失效百分比或失效經(jīng)濟(jì)損失之間關(guān)系的排列圖或帕雷托圖，以找出必須首先解決的主要失效機(jī)制、方位和部位。